Ν,

A5

GENERAL PROCESSOR FOR IMAGE PROCESSING

Patent number:

JP6223166

Publication date:

1994-08-12

Inventor:

KUROKAWA NOBORU; others: 01

Applicant:

SONY CORP

Classification:

- international:

G06F15/66; G06F15/16; G06F15/68

- european:

Application number:

JP19930011807 19930127

Priority number(s):

Aiso published as:


国 EP0610688 (A2) 国 US5602727 (A1)

國 EP0610688 (A3) 國 EP0610688 (B1)

Abstract of JP6223166

PURPOSE:To easily expand product sum arithmetic processing and to facilitate processing as to plural image memories by incorporating data in arithmetic processing steps of mutually different processor elements in its own processor element.

CONSTITUTION:An input switching means MUX2 determines which of multipliers MPY1-MPY3 respective outputs of a line memory LM are supplied to. The outputs of address counters CN provided for register files RF1-RF3 are utilized as line memory specification addresses at this time. The multiplication results are loaded from a terminal B and image data selected by input switching means MUX7, MUX8, and MUX9 are loaded from a terminal A. An input switching means MUX4 selects which of line memories LM one of arithmetic processing results is written in through a register R for a buffer and in this case, the input switching means MUX3 and MUX1 operate at the same time.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許广(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-223166

(43)公開日 平成6年(1994)8月12日

(51)Int.Cl. ¹	i
0005	15 100

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 15/66

J 8420-5L

15/16

390 Z 9190-5L

15/68

400 J 9191-5L

審査請求 未請求 請求項の数7 OL (全 16 頁)

(21)出願番号

特願平5-11807

(71)出願人 000002185

ソニー株式会社

(22)出願日

平成5年(1993)1月27日

東京都品川区北品川6丁目7番35号

(72) 発明者 黒川 登

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 安藤 辰伸

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 山口 邦夫 (外1名)

(54)【発明の名称】 画像処理用汎用プロセッサ

(57)【要約】

【目的】画像処理に対して汎用化できるプロセッサを実 現する。

【構成】積和演算機能を有する複数のプロセッサエレメ ントPEで構成され、これら複数のプロセッサエレメン トPE同士は互いに別のプロセッサエレメントPEの任 意の演算処理ステップにおけるデータを、自己のプロセ ッサエレメントPEにおける任意の処理ステップに取り 込むことができるように、入力切り替え手段MUXが設 けられる。プロセッサエレメントPEはデータライト用 ラインメモリLM、その出力データを乗算する乗算器M PY、乗算出力などを取り込むレジスタファイルRF、 レジスタファイルRFの出力を演算するALUで構成さ れる。これで、パイプライン処理ができ、また個々の処 理素子の前段に入力切り替え手段MUXが設けられてい るのでプロセッサエレメント間でのデータ授受ができ る。



1

【特許請求の範囲】

【請求項1】 積和演算機能を有する複数のプロセッサエレメントで構成され、

これら複数のプロセッサエレメント同士は互いに別のプロセッサエレメントの任意の演算処理ステップにおけるデータを、自己のプロセッサエレメントにおける任意の処理ステップに取り込むことができるようになされたことを特徴とする画像処理用汎用プロセッサ。

【請求項2】 上記プロセッサエレメントは、データを ライトするラインメモリ、ラインメモリの出力データを 10 乗算する乗算器、乗算出力などを取り込むレジスタファイル、レジスタファイルの出力を演算する累算器で構成 され、

個々の処理素子の前段にはデータセレクト用の入力切り 替え手段が設けられたことを特徴とする請求項1記載の 画像処理用汎用プロセッサ。

【請求項3】 上記データはバイプライン処理によって 積和演算処理がなされるようになされたことを特徴とす る請求項2記載の画像処理用汎用プロセッサ。

【請求項4】 (5×5) サイズの積和演算処理を行う 20 とき、3個の画像処理用汎用プロセッサが使用され、そのうちの2個の画像処理用汎用プロセッサがライン内のデータ演算処理に使用され、

残りの画像処理用汎用プロセッサがライン間のデータ演算処理に使用されるようになされたことを特徴とする画像処理用汎用プロセッサ。

【請求項5】 2以上の画像メモリのデータ同士を演算 処理するに当たり、

少なくともそれぞれの画像メモリのデータを入力する 2 以上のプロセッサエレメントが使用され、

それぞれのプロセッサエレメントのレジスタファイルに ロードされたデータは、それぞれの累算器の前段に設け られた入力切り替え手段を制御することによって他方の プロセッサエレメントに設けられた累算器に取り込むこ とができるようにしたことを特徴とする画像処理用汎用 プロセッサ。

【請求項6】 2つの上記プロセッサエレメントにそれ それ設けられた累算器におけるその演算結果であるステータス情報がそれぞれ結合されて、次に処理すべき条件 分岐用マイクロプログラムのアドレス情報として使用さ 40 れるようになされたことを特徴とする請求項5記載の画像処理用汎用プロセッサ。

【請求項7】 画像処理用汎用プロセッサを画像メモリの制御回路として使用するに当たり、

画像処理用汎用プロセッサに設けられた2つのプロセッ サエレメントが上記画像メモリに対するアドレス発生器 として使用され、

上記画像メモリよりリードされた画像データは一旦上記 画像処理用汎用プロセッサに設けられたラインメモリに ストアされ、 2

このデータストアに際してそのコントロールが画像処理 用汎用プロセッサに設けられた残りのプロセッサエレメ ントに基づいて行われるようになされたことを特徴とす る画像処理用汎用プロセッサ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、画像データのフィルタリング処理などに適用して好適な画像処理用汎用プロセッサに関する。

[0002]

【従来の技術】画像処理用のプロセッサとしてはその処理目的にのみ対応できるように専用化されている。例えば2次元画像を処理する並列処理プロセッサとしては、「特開昭62-208158号公報」などが知られている。

【0003】このLSIは画像処理用のアルゴリズムを機能的に回路化して1個のLSIに集積したものであり、特定の積和演算処理などの特定のアルゴリズムに対してはパラメータ入力により高速に処理できる。

【0004】また、マイクロプログラム制御によるプロセッサとしては、「特開昭63-118885号公報」などが知られている。このLSIは局所処理用に4つのプロセッサを持たしたもので、各プロセッサがマイクロプログラムに基づいてマルチプロセッサとして動作するように構成されている。

[0005]

【発明が解決しようとする課題】このように従来の画像 処理用のプロセッサは何れも専用のプロセッサであるから、特定のアルゴリズムを処理する場合には高速化が可能であるのに対して、特定のアルゴリズム以外のアルゴリズムはこれを処理できない。複数のプロセッサを組み合わせて使用したとしてもプロセッサ間のデータ通信ができないため、これもまた特定のアルゴリズムのみに対応できるマルチプロセッサ構成となっている。

【0006】そのため、汎用性が全くないから、例えばこのプロセッサを (3×3) サイズの積和演算処理から、 (5×5) サイズ以上の積和演算処理に拡張することもできなければ、複数のプロセッサを用いて分割処理することによって処理の高速化を達成することもできない。

【0007】また、プロセッサ間でのデータ通信ができれば、例えば2つの画像メモリのデータ同士を演算処理することができるので、2つの画像データを論理和したりする演算を簡単に行うことができる。さらには、レジスタファイルのアドレス機能を利用すれば画像メモリに対するアドレス制御用の回路などにも適用することが可能になる。

【0008】そこで、この発明はこのような従来の課題を解決したものであって、汎用化を実現した画像処理用 汎用プロセッサを提案するものである。 3

[0009]

【課題を解決するための手段】上述の課題を解決するため、第1の発明においては、積和演算機能を有する複数のプロセッサエレメントで構成され、これら複数のプロセッサエレメントの任意の演算処理ステップにおけるデータを、自己のプロセッサエレメントにおける任意の処理ステップに取り込むことができるようになされたことを特徴とするものである。

【0010】第2の発明においては、(5×5)サイズ 10 の積和演算処理を行うとき、3個の画像処理用汎用プロセッサが使用され、そのうちの2個の画像処理用汎用プロセッサがライン内のデータ演算処理に使用され、残りの画像処理用汎用プロセッサがライン間のデータ演算処理に使用されるようになされたことを特徴とするものである。

【0011】第3の発明においては、2以上の画像メモリのデータ同士を演算処理するに当たり、少なくともそれぞれの画像メモリのデータを入力する2以上のプロセッサエレメントが使用され、それぞれのプロセッサエレジメントのレジスタファイルにロードされたデータは、それぞれの累算器の前段に設けられた入力切り替え手段を制御することによって他方のプロセッサエレメントに設けられた累算器に取り込むことができるようにしたことを特徴とするものである。

【0012】第4の発明においては、画像処理用汎用プロセッサを画像メモリの制御回路として使用するに当たり、画像処理用汎用プロセッサに設けられた2つのプロセッサエレメントが上記画像メモリに対するアドレス発生器として使用され、上記画像メモリよりリードされた30画像データは一旦上記画像処理用汎用プロセッサに設けられたラインメモリにストアされ、このデータストアに際してそのコントロールが画像処理用汎用プロセッサに設けられた残りのプロセッサエレメントに基づいて行われるようになされたことを特徴とするものである。

[0013]

【作用】第1の発明について説明すると、図1に示すように、プロセッサエレメントPE1, PE2, PE3 は、それぞれ図2のようにデータをライトするラインメモリLM、ラインメモリLMの出力データを乗算する乗40 算器MPY、乗算出力などを取り込むレジスタファイルRF、レジスタファイルRFの出力を演算する累算器ALUで構成される。

【0014】個々の処理素子の前段にはデータセレクト用の入力切り替え手段MUXが設けられ、この入力切り替え手段MUXを適宜制御することによってプロセッサエレメント同士の任意の処理ステップの段階でデータの取り込みができるようになる。例えば入力切り替え手段MUX1を制御することによってデータはどのラインメモリLM1~LM4にも取り込むことができるし、入力50

4

切り替え手段MUX2とMUX10を制御することによって、ラインメモリLM1~LM4のデータをどの乗算器MPX1~MPX3にも取り込むことができる。

【0015】その結果、他の発明として開示したようにプロセッサエレメント間のデータ取り込みは勿論のこと、複数のプロセッサエレメントで構成されるプロセッサ(以下プロセッサユニットPUという)同士のデータ通信も可能になる。

[0016]

【実施例】続いて、この発明に係る画像処理用汎用プロセッサの一例を上述した画像処理に適用した場合につき、図面を参照して詳細に説明する。

【0017】図1はこの発明の基本構成を示し、図のようにそれ自身計算機能を有したプロセッサエレメントPEが複数、この例では3個PE1~PE3使用されて汎用プロセッサPUが構成される。

【0018】プロセッサエレメントPE同士はその任意の処理ステップで互いの画像データを入力することができるようになされているが、図1には説明の都合上その接続関係が省略され、エレメント同士は互いに独立したものとして図示されている。プロセッサエレメントPE1についてその構成を説明する。

【0019】図1に示すプロセッサエレメントPE1において、LMはラインメモリである。本例では画像データを処理することを前提としているので、メモリの単位はラインである。ラインメモリLMよりリードされた画像データは乗算器MPYにて所定の係数Mと乗算される。乗算結果はレジスタファイルRFの所定のアドレスにストアされる。

【0020】レジスタファイルRFよりリードされた複数の画像データは累算器ALUにて積算処理され、その結果は再びレジスタファイルRFにストアされる。レジスタファイルRFにストアされた積算結果はリードされて別のプロセッサエレメントPE2若しくはPE3のレジスタファイルにロードされる。

【0021】累算器ALUにおける乗算した結果であるステータス情報(キャリー/オーバーフロー/サイン/ゼロなど)はステータスレジスタSRに一旦ストアされると共に、そのステータス情報(1ビット)はシーケンサSEQに格納されたマイクロプログラムのアドレスの一部として使用される。

【0022】シーケンサSEQ $1\sim$ SEQ3は対応するプロセッサエレメントPE $1\sim$ PE3を制御するために設けられたもので、これに内蔵されたマイクロプログラムによって演算処理モードが決定される。

【0023】ラインメモリLMには入力画像データの他、他の汎用プロセッサPUより出力された演算処理結果が格納される場合があり、この演算処理結果は最終的には別の画像メモリにストアされる。したがって、ライ

ンメモリLMの出力は上述した乗算器MPYへの入力データとして使用されるほか最終データとして外部にも出力される。

【0024】上述したプロセッサエレメントPE1~PE3はその処理途中の段階(ステップ)で、任意のプロセッサエレメントPE1~PE3からの入力画像データ若しくは処理データを受け取ることができるようになっている。そのための具体的な構成の一例を図2に示す。

【0025】図2において、ラインメモリLMは4個使用され、乗算器MPYは3個使用される。乗算器MPY 10が3個使用される結果、後段に続くレジスタファイルRF、累算器ALUも、ステータスレジスタSRも、そしてシーケンサSEQもそれぞれ3個使用される。

【0026】このような個数のときを例示すると、まず MUX1は入力切り替え手段であって、これにはこの例 では3つの入力データが供給され、そのうちの任意の入力データを選択して出力させることができるようになされている。入力データの1つであるLMDIは外部に設けられた画像メモリ(図示はしない)からの入力画像データであり、LMEIは別の汎用プロセッサPUより出 20力された画像データを取り扱うときの入力画像データである。そして、もう1つの入力データは汎用プロセッサPU自身の演算処理結果の画像データである。

【0027】ラインメモリLMのそれぞれの出力は入力切り替え手段MUX2によってどの乗算器MPY1~MPY3に供給されるかが決まる。このときのラインメモリ指定アドレスはレジスタファイルRF1~RF3に設けられたアドレスカウンタCNの出力が利用される。このアドレスカウンタCNのアドレスによってどのラインメモリLM1~LM4でもその出力を指定して対応する 30 乗算器MPY1~MPY3に入力させることができる。Rはバッファ用のレジスタである。

【0028】レジスタファイルRF1~RF3は3つの 入力端子A,B,Cと3つの出力端子D,E,Fとアド レスCNの7端子構成であって、これらの入出力処理お よびアドレス指定は同時に実行できるようになってい る。

【0029】乗算結果はB端子からロードされ、A端子からは入力切り替え手段MUX7, MUX8, MUX9で選択された画像データがロードされる。入力切り替え40手段MUX3はレジスタファイルRF1~RF3の画像データ(D, E端子)をどの累算器ALU1~ALU3に与えるかを選択するためのものである。

【0030】入力切り替え手段MUX4は演算処理結果の何れかをバッファ用のレジスタRを介してラインメモリLMの何れかにライトするかを選択するためのもので、この場合には入力切り替え手段MUX3とMUX1がそれぞれ同時に動作する。ALU1~ALU3の出力はさらにレジスタファイルRF1~RF3のC端子を通じてロードされる。

6

【0031】入力切り替え手段MUX5とMUX6とはレジスタファイルRF1~RF3の出力画像データ(F端子)を選択して別の汎用プロセッサに渡すためのもので、入力切り替え手段MUX5およびMUX6で選択された出力画像データLKOA,LKOBは別の汎用プロセッサにおける入力画像データ(処理中の画像データ)LKIA,LKIBとなる。

【0032】入力切り替え手段MUX10はラインメモリLMの画像データを別の画像メモリなどにライトするときなどのときに外部出力制御用として使用されるものであって、プロセッサエレメントPE4によって制御される。すなわち、プロセッサエレメントPE4に内蔵されたマイクロプログラムによって生成されたアドレスカウンタ出力CNに基づいて入力切り替え手段MUX10が動作して特定のラインメモリLMが選択される。プロセッサエレメントPE4は図示はしないが、他の入力切り替手段MUX1~MUX11も制御する。

【0033】ラインメモリLMよりリードされた画像データは入力切り替え手段MUX11によって何れかの画像データのみが選択されて出力画像データLMEOとなされる。

【0034】このようにデータ処理中はレジスタファイルRF1~RF3からのアドレスカウンタ出力CNによって入力切り替え手段MUX10が制御されるのに対して、最終出力画像データを外部に出力するときにはプロセッサエレメントPE4からのアドレスカウンタ出力CNによって入力切り替え手段MUX10が制御されるようになっている。

【0035】プロセッサエレメントPE4は上述したプロセッサエレメントPE1~PE3の構成要素のうちレジスタファイルRF,累算器ALU,ステータスレジスタSRおよびシーケンサSEQの構成要素によって成り立っている。

【0036】レジスタファイルRF1~RF3はその縦方向に並んだ隣りのレジスタファイルにのみ出力画像データを受け渡すことができるようになされており、出力画像データは上述した入力切り替え手段MUX7,MUX8,MUX9を選択することによって行われる。したがって、入力切り替え手段MUX7,MUX8,MUX9では外部からの画像データLKIA,LKIBと前段の下端子からの出力画像データの計3つの画像データが選択される。

【0037】累算器ALUの演算処理結果であるステータス情報はそれぞれ縦方向に配列された次段の累算器ALUに伝達されると共に、ステータスレジスタSR1~SR3にも供給されて一時的にストアされる。このステータス情報(1ビット)は次段に設けられたシーケンサSEQ1~SEQ3の全てに供給され、3つのステータス情報を結合することによって下位3ビットのアドレスとして使用される。これでシーケンサSEQ1~SEQ

3のそれぞれに格納されたマイクロプログラムに対する アドレス (3ビット分) が指定される。このような結合 処理を行うことによってパイプライン処理の高速化を達 成している。

【0038】図2に示したような構成の汎用プロセッサ PUを使用して画像処理用プロセッサが構成される。図 3はその基本構成を示す。

【0039】図3は6個の汎用プロセッサ(以下プロセッサユニットという)PUを使用して画像処理用プロセッサを構成した場合で、実線は入力画像データの経路、10破線は出力画像データの経路をそれぞれ示す。鎖線は処理用データの経路(流れ)であって、横方向に並んだプロセッサユニット(PU1, PU2), (PU3, PU4), (PU5, PU6)同士の間では図のようにデータが流れる(鎖線図示)のに対し、縦方向に並んだプロセッサユニット(PU1, PU3, PU5), (PU2, PU4, PU6)同士では鎖線矢印方向のみデータが伝達されるように組み合わせられている。

【0040】したがって、1つの画像メモリに蓄積された1枚の画像データに対して例えばエッジ検出用のフィ²⁰ルタリング処理(3画素×3ライン、5画素×5ラインなどの積和演算処理)を施す場合には図4のように構成されることになる。

【0041】図4は積和演算処理用に構成した第2の発明に係る画像処理用汎用プロセッサの例で、特に同図は 5×5 の積和演算処理を実現するときの具体例である。プロセッサユニットには4個のラインメモリしか搭載していないので、3個のプロセッサユニットが使用され、そのうち積和演算用に2個使用されると共に、演算結果が別のプロセッサユニットにロードされる。

【0042】図は画像メモリIMを上下に2分割し、それぞれを同時に処理して処理結果を別の画像メモリOMに書き込むようにした場合の例であって、その場合には図のように3個の汎用プロセッサを2組(PU1-PU2-PU4),(PU6-PU5-PU3)に分けてそれぞれをプロセッサユニットPUA,PUBとして並列的な画像処理を行う。

【0043】このとき、画像処理の流れは矢印の通りのパイプライン処理であって、画像データIMAはプロセッサユニットPU1とPU2とに入力され、他方の画像 40 データIMBはプロセッサユニットPU6とPU5に入力される。そして、プロセッサユニットPU4とPU3 から画像処理された出力画像データOMA, OMBが出力される。

【0044】画像データDijの一例を図5に、使用されるフィルタ係数Mijを図6に示す。(5×5)の画像処理は第1に画像データとフィルタ係数の乗算処理が各ラインa~eごとに行われ、第2に各ラインa~eごとに待られた乗算出力に対する加算処理が行われる。第1の乗算処理はプロセッサユニットPU1とPU2とで行わ50

8

れ、第2の加算処理はプロセッサユニットPU6で行われる。

【0045】図7~図9は乗算処理を説明するための図である。図7に示すプロセッサユニットPU2では3つのラインメモリLM1~LM3が使用されてラインa~ cの画像データが順次ロードされる(時点i0~i2)。【0046】プロセッサユニットPU1では2個のラインメモリLM4とLM5が使用されて対応するラインdとeの画像データが順次ロードされる(時点i3~i4)。5個のラインメモリLMの全てに画像データがロードされると、図8に示すようにこれらの画像データがラインごとに順次1画素づつ読み出され、対応する乗算器MPY(MPY1~MPY3)において乗算処理が行われる。

【0047】この乗算処理の一例をラインaについて説明すれば図10のようになる。この図10における処理ステップaがプロセッサユニットPU2における乗算器MPY1の乗算処理例である。ここで、図10の時点t0が図8に示す時点i5に相当する。

【0048】このような乗算処理と同時に、図8のようにプロセッサユニットPU1の空いているラインメモリLM3に次のラインfの画像データがロードされると共に、プロセッサユニットPU2に対しても空いているラインメモリLM4に、プロセッサユニットPU1の初段に位置するラインメモリLM1の画像データがロードされる。時点16は1ライン処理後の時点t0に対応する。

【0049】このように新しいラインに対する画像データのロードと、空いているラインメモリへの画像データのシフト処理を行うのは、順次1ラインづつ画像データを更新して(5×5)の積和演算処理を実行する必要があるからである。

【0050】プロセッサユニット同士の画像データの授受は図2でも説明したようにLMEOとLMEIを利用して行われる。

【0051】ラインa~eを用いた積和演算処理が終了すると、今度はラインを1ラインシフトして図9のようにラインb~fを用いた積和演算処理が行われる。そして、次の処理に備えるべくラインgのロードとラインeのシフト処理が行われる。このような処理が最後のラインまで行われて(5×5)の積和演算処理が終了する。

【0052】図10に示すように、処理ステップaでは乗算器MPYでの画素ごとの乗算処理が行われ、順次乗算出力が順次レジスタファイルRFにロードされると共に、5画素分の乗算処理が終了すると、処理ステップもに示すようにそれらの乗算出力が順次リードされて累算器ALU1で加算処理が行われる。つまり、累算器ALU1では5画素分の乗算出力に対する加算処理が行われ、その最終結果の加算出力R10(ラインaの処理であるためR10aとして示す)が同じプロセッサエレメントPE1内のレジスタファイルRF1のC端子を通じ

てロードされる。

1.

【0053】加算出力R10aは次のタイミング(図1000の処理ステップc)にはプロセッサユニットPU4のプロセッサエレメントPE1に設けられたレジスタファイルRF1にロードされて、次のライン間における加算処理に備えられる。このときは図2に示すようにLKOA,LKIA(若しくはLKOB,LKIB)を介して処理データの入出力が行われる。

【0054】処理データの流れは図4に示すように一方向(プロセッサユニット $PU2 \rightarrow PU1 \rightarrow PU4$)であ 10 るから、処理データは図11のような流れに沿って最終のプロセッサユニットPU4に伝達される。

【0055】図12を参照して説明する。時点t9になると各ライン $a\sim e$ の加算出力 $R10a\sim R10e$ が揃うので、時点t10でR10aをプロセッサユニットPU4に移し、これと同時にプロセッサユニットPU2のレジスタファイルRF1にはR10eを、同じレジスタファイルRF2にはR10dをロードする。

【0057】プロセッサユニットPU4では以下のようなライン間の加算処理が実行される。図12と図13を参照して説明する。

【0058】時点t14になると5ライン分の加算出力R 10 $a\sim$ R10eが揃うので、これら加算出力R10a \sim R10eが順次累算器ALU1に供給されて順次加算 30 処理が行われる(図12時点t15 \sim t18)。最終加算結果R00は画素D00におけるフィルタリング処理された画像データとなり、これは図13に示す入力切り替え手段MUX4 \rightarrow レジスタR \rightarrow MUX1e経てラインメモリLM1にライトされる。

【0059】1ライン分の最終加算結果の画像データRijがラインメモリLM1にストアされると、次のラインの最終加算結果である画像データRijが今度は次のラインメモリLM2にライトされる。これと同時にラインメモリLM1がリードされて図4に示す外部画像メモリ040Mに画像処理後のデータとしてストアされる。

【0060】ここで、どのラインメモリLMに画像データRijをライトするかはレジスタファイルRF1のアドレスカウンタCNの出力に基づいて制御されるのに対して、ラインメモリLMにストアされた画像データRijを外部メモリOMにストアするときにはプロセッサエレメントPE1の出力に基づいて制御される。

【0061】図14はフィルタリング係数(マスクデータ)としてケニー(CANY)のフィルタを使用した場合の係数値を示す。ケニーのフィルタでは図のように係数 50

10

「0」があるので、この場合にはi=3番目の画素に対するフィルタリング処理(乗算処理)は不要である。そのため、このようなときは図15にその一部の構成を示すように乗算器MPY1に与えられる係数制御カウンタ160を工夫して、図16Bのように「0」のマスクデータが出力されないようにする。

【0062】その代わり図17のように画像データのアドレスAij(乗算時のアドレス)もコントロールされ、こうすることによってi=3番目の乗算処理を省くことができるため、乗算処理時間を短縮できる。

【0063】以上の (5×5) の演算処理は図4のように画像データを2分割し、それぞれを同時に処理することによって演算時間を1/2に短縮できる。そして、プロセッサエレメントPE自体はパイプライン処理であるためプロセッサエレメントPE自身における処理時間も短くて済む。

【0064】分割処理は図180ように画像データを3分割し、3分割された画像データMa,Mb,Mcをそれぞれのプロセッサユニット $PUa\sim PUc$ で並列処理すれば全体の処理時間を短縮できる。

【0065】例えば各プロセッサユニットで3ライン分の画像データを一挙に処理するような場合を想定すると、この場合には図19のように各プロセッサユニットPUa~PUcに対して分割画像データMa~Mcそれぞれについてライン単位で3タイミング(1クロックに相当する)ごとに画像データのロードが行われると共に、3ライン分の画像データ(L1a~L3a),(L1b~L3b),(L1c~L3c)のロードが行われると同時に、画像データ(L1a~L3a)のロードが終了した次のタイミングから画像データ(L1a~L3a)の積和処理が実行される。他も同じである。

【0066】このような分割処理を行う場合には、1タイミングづつ順次遅れて3分割処理結果(演算処理結果)が得られるため、実質的に1クロックで画像処理できるようになる。

【0067】因みに、3ライン分の画像データのロードが終了してその積和処理を行い、積和処理が終了した段階で再び3ライン分の画像データをロードして同じような画像処理を行う場合には図19の3倍の処理時間がかかってしまう。

【0068】図19のような処理が行えるのも、この発明のように複数のラインメモリLMを持ち、任意のラインメモリLMに画像データがロードできるように構成され、そして演算結果が同一若しくは別のプロセッサエレメントPEにストアできるように構成され、データはバイプライン処理できるようになされているからに他ならない。

【0069】続いて、第3および第4の発明を説明する。図20は第3の発明の具体例であって、2つの画像メモリにストアされている画像データを論理積したり、

論理和する演算処理の場合に上述した汎用プロセッサを 使用した場合である。

【0070】図20はそのうち論理積処理(アンド処理)の具体例であって、画像メモリi, jにはライン情報としてランレングス化された画像情報がストアされているものとする。これら画像情報はそれぞれ同じプロセッサユニットPUに設けられたプロセッサエレメントPE1(j用), PE 2(i用)にロードされる。

【0071】そして、図21A~Cのように画像メモリ iのiラインと画像メモリjのjラインのランレングス ¹⁰ から両者のアンドをとる場合を例示する。両者のアンド をとると、同図Cのようなランレングスが得られる。

【0072】ランレングスコードに基づいて両者のアンドをとるには、図22のように各ランレングスの最初sと最後eのデータを基準にして両者の重なりを判断すればよい。両者の重なりと離間の状態を分類すれば図23に示すようにK1~K4の4種類となるので、両者のランレングスs, eを判断した結果、重なり具合いがどの分類に属するかによって次の処理(アンド出力として利用するかどうか)が相違する。

【0073】ここで、ランレングスを利用したライン i,jの重なり具合いを求めるには次のような判断式が 用いられる。

 $[0074] a=js-ie-1 \cdots (1)$

 $b = i s - j e - 1 \cdot \cdot \cdot \cdot (2)$

 $c = i e - j e \qquad \cdots \qquad (3)$

この判断結果a, b, cから条件分岐K1~K4が決まる。

【0075】(1)~(3)式にあって、i, jはそれ ぞれ別々の画像メモリi, jのデータであるから、上の 30 ような判断処理を行うには互いのプロセッサエレメント PEのデータを使用しなければならない。そのために同 一のプロセッサユニットPU内のプロセッサエレメント PE同士でのデータの授受が必要になる。そこで、図2に示す入力切り替え手段MUX3を用いて図24のよう なデータ経路を作って上述した演算処理を実現させる。

【0076】まず、プロセッサエレメントPE1にあっては最初のタイミングで(1)式の算術を行う。そのため、累算器ALU1にはレジスタファイルRF1からjデータ(=js)が、レジスタファイルRF2からiデ40ータ(=ie)がそれぞれリードされて(1)式が演算され、その結果はステータスレジスタSR1に保存される。

【0077】これと同じタイミングに、他方のプロセッサエレメントPE2にあっては(2)式の算術が行われる。そのため、累算器ALU2にはレジスタファイルRF1からjデータ(=js)が、レジスタファイルRF2からiデータ(=ie)がそれぞれリードされて

(2) 式が演算され、その結果はステータスレジスタS R 2 に保存される。

12

【0078】このような同時処理ができるのは、レジスタファイルRF1, RF2ともそのD, E端子から同時にデータs, eをリードできるようになされているからである。

【0079】(1)、(2)式の演算が終了した次のタイミングでは、プロセッサエレメントPE1で(3)式の算術を行う。そのため、累算器ALU1にはレジスタファイルRF1からjデータ(=js)が、レジスタファイルRF2からiデータ(=ie)がそれぞれリードされて(3)式が演算され、その結果はステータスレジスタSR1に保存される。

【0080】ステータスレジスタSR1に保存された

(1)式に関するステータス情報をSRO′とし、

(2) 式に関するものをSR1′、ステータスレジスタ SR2に保存された (3) 式に関するものをSR0′と すれば、これら 3 つのステータス情報 SR0′,SR1′,SR0′がプロセッサエレメント PE3に設けられたシーケンサ SEQ3の下位 3 ピットのアドレス A0~A2として使用される。

【0081】このアドレスはステータス情報に基づいて次に分岐すべき処理条件 $K1\sim K4$ を指定するためのマイクロプログラムのアドレスとして使用されるもので、指定された処理条件は同じプロセッサエレメントPE3のレジスタファイルRF3から出力される。

【0082】図25のように条件式(a)~(c)の結果と論理「0」、「1」とを関係付ければ、ステータス情報が例えば「011」(この論理値は(a)、

(c), (b)の順でステータス情報を並べたときのものである)であったときには、分岐条件K1が選ばれる。分岐条件K1とは図23に示すようにiラインとjラインが互いに重なりあっていないときの処理条件で、このときはアンド出力もゼロとなる。

【0083】ステータス情報が「111」であったときには分岐条件K2が選択され、この分岐条件K2のときは図23のようにjラインがiラインの一部に重なっている状態を示すから、このときは図21Cのようなアンド出力が得られるように条件分岐K2のプログラムが組まれている。

【0084】このように異なるプロセッサエレメントPE1,PE2で得られたステータス情報を組み合わせてマイクロプログラムに対する1つのアドレスとして直接使用できるように構成すれば、ステータス情報を一旦シフトレジスタなどに保存し、全てのステータス情報が揃った段階で始めてマイクロプログラムを起動させるようにする場合よりも処理時間を短縮でき、バイプライン処理の効果が一層大きくなる。

【0085】この発明に係るプロセッサは汎用性があるので、上述したようにプロセッサユニットPUを増やすだけで積和演算機能の拡張が簡単に行える他、同一のプロセッサユニットPU内でもプロセッサエレメントPE

同士のデータを使用した演算処理ができる。これらの他 に、このプロセッサは画像メモリに対する制御回路とし ても使用することができる。

【0086】第4の発明は汎用プロセッサを画像メモリ 用制御回路として使用した場合であって、図26はその ときの一例を示す系統図である。

【0087】使用する画像メモリとしてはSRAMと一対のDRAMを例示し、汎用のプロセッサユニットPUは1個使用され、プロセッサエレメントPEにそれぞれ設けられたレジスタファイルRF1,RF2がアドレス 10 発生器として機能する。

【0088】SRAMはレジスタファイルRF1でその下位アドレスLADRSが、RF2で上位アドレスHADRSが、RF2で上位アドレスHADRSが指定される。CONT端子にはレジスタファイルRF1からライトイネーブル信号が与えられる。SRAMの画像データはレジスタR4を制御してラインメモリLMにロードされるか、若しくはレジスタファイルRF1,RF2,RF3に直接ロードされる。

【0089】DRAMa, DRAMbは高速でアクセス するためにリード、ライトが交互に行われる。DRAM 20 aはレジスタファイルRF1で制御され、DRAMbは レジスタファイルRF2で制御される。それぞれのCO NT端子には縦横方向の各アドレスを指定するRAS, CASおよびライトイネーブル信号が加えられる。

【0090】ラインメモリLMよりロードされた画像データはパッファレジスタBF1,BF2を介して対応するDRAMに与えられてこれがライトされる。DRAMa,DRAMbよりリードされた画像データはパッファレジスタBF3,BF4を介してラインメモリLMにロードされる。

【0091】レジスタR3とR4はSRAMとDRAMのデータの何れかを選択するためのもので、デコーダDECにはそのコントロール信号がレジスタファイルRF1から供給される。プロセッサエレメントPE3のレジスタファイルRF3はラインメモリLMを選択するためのものである。

【0092】図27はDRAMを制御するときのタイミングチャートの一例で、同図A~CのようにプロセッサエレメントPE1からDRAMaに対して偶数番目のアやドレスが指定され、また同図F~HのようにプロセッサエレメントPE2からは1クロックシフトさせてDRAMbに対して奇数番目のアドレスが指定される。

【0093】そして、同図Jのように基準クロックの2倍周期のリードクロックをそれぞれのメモリに与えると同図E, Iのタイミングで画像データがリードされるから、最終的には同図Kに示すように基準クロックと同じタイミングに画像データが順次出力される。

【0094】上述した実施例はこの発明の一例であって、列挙したこれらの実施例以外でもこの発明を利用で50

14

きることは言うまでもない。

[0095]

【発明の効果】以上のように、第1~第4の発明に係る 汎用プロセッサでは、積和演算機能を有する複数のプロ セッサエレメントで構成され、これらの複数のプロセッ サエレメント同士は互いに別のプロセッサエレメントの 任意の演算処理ステップにおけるデータを、自己のプロ セッサエレメントにおける任意の処理ステップに取り込 むことができるようになされたことを特徴とするもので ある。

【0096】これによれば、この汎用プロセッサの多用途化を実現できる。つまり、バイプライン処理を行っているため、積和演算処理用のプロセッサとして使用できるし、汎用プロセッサを複数個使用することによって積和演算処理の拡張が容易に実現できる他、同じプロセッサ内でも複数のプロセッサエレメント同士のデータの授受が可能であるため、2以上の画像メモリに対する画像処理なども簡単に実現できる特徴を有する。

【0097】この発明では実施例以外の画像処理でも、使用する個数、組合せなどを工夫することによってその目的に合致したプロセッサを実現できる。

【図面の簡単な説明】

【図1】この発明に係る汎用プロセッサの概略構成を示すブロック図である。

【図2】汎用プロセッサの具体例を示す系統図である。

【図3】複数の汎用プロセッサを使用したときの基本的 な組合せを示すブロック図である。

【図4】 積和演算処理用に使用したときの汎用プロセッサのブロック図である。

【図5】画像データの配列例を示す図である。

【図6】フィルタ係数の配列を示す図である。

【図7】積和演算処理の説明に供するブロック図であ る。

【図8】積和演算処理の説明に供するブロック図である。

【図9】 積和演算処理の説明に供するブロック図であ ス

【図10】1つのプロセッサユニットにおける積和演算 処理の説明図である。

【図11】 (5×5) の加算処理例を示すプロック図である。

【図12】加算処理動作を説明する図である。

【図13】プロセッサユニットPU4での処理動作の説明図である。

【図14】マスクデータの一例の図である。

【図15】特定のマスクデータを使用したときの乗算処理例を示すブロック図である。

【図16】そのときの説明図である。

【図17】乗算動作とそのときのアドレスの関係を示す図である。

15

【図18】画像データの分割処理例を示すブロック図である。

【図19】分割処理用のタイミング図である。

【図20】画像メモリの説明図である。

【図21】アンド処理の説明図である。

【図22】ランレングスコードの説明図である。

【図23】条件分岐の説明図である。

【図24】プロセッサエレメント間の演算処理例を示す ブロック図である。

【図25】その動作説明に供する図である。

【図26】画像メモリ用制御回路の一例を示すブロック図である。

【図27】その動作説明に供する波形図である。

*【符号の説明】

PU (PU1~PU6) 汎用プロセッサ (プロセッサ ユニット)

16

PE(PE1~PE3) プロセッサエレメント

LM (LM1~LM4) ラインメモリ

MPY (MPY1~MPY3) 乗算器

RF(RF1~RF3) レジスタファイル

ALU (ALU1~ALU3) 累算器

SR(SR1~SR3) ステータスレジスタ

10 SEQ (SEQ1~SEQ3) シーケンサ


MUX (MUX1~MUX11) 入力切り替え手段

R (R1~R4) レジスタ

BF(BF1~BF4) バッファレジスタ

【図2】


【図3】



【図1】 画像処理用汎用プロセッサPU

ラインaにおけるPU2での機和破算処理

【図10】



MPY1 OUNG	D00×K00+R0 D01×K01+R1 D02×K03+R2 D03×K03+R3 D04×K04+R4	D01XM00+R6 D02XM01+R6 D03XM02+R7 D04XM03+R8 R0+R1+R1 R2+R3+R3 R1+R3+R3	D02X M00+R0 D03X M01+R1 D04X M02+R2 D05X M02+R2 D05X M04+R3 D05X M04+R4 R5+R8+R8+R8 R7+R8+R8	1
4 × 2 × .		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	R10e借力	Ritath


【図14】

ケニーのマスクデータの例

- 1	- 3	0	3	1
- 7	- 15	٥	1.5	7
- 1 1	- 2 4	0	2 4	1 1
- 7	- 1 5	0	15	7
- 1	- 3	0	3	1

【図18】


個像データの分割処理別




【図4】 (5×5)の積和演算用プロセッサ

【図22】


ランレングスコードの例






【図7】

(5×5)の積和損算基理例(その1)




【図8】

(5×5)の横和携算是環例(その2)




【図9】

(5×5)の教和演算是理例(その3)



【図11】

(5×5)の加算品理覧研図





【図12】

【図13】

加算的作の説明

PU4での処理動作製钢図






【図17】


ナドレス値	ナドレス	MPY1
0	A 00	D00×M00
+ 1	ADI	D01×M01
+ 2	A 03	D09×M03
+ 1	A 04	D 04 × M 04
- 3	A 01	D01×M00
+ 1	A 02	D05×W01
+ 2	A 04	D04×M08
+ 1	A 05	D05×M04

【図15】




【図19】

分割処理税可用タイミングチャート




【図21】

1 ライン分のランレングスコードからのアンド処理機



【図23】

条件分岐の説明



【図25】

ステータス情報を用いた条件分載例

プロセッサ		P B 1		PE2
ステータス		(a) のステータス	(c)のスタータス	(ъ) のスタータス
ステー	タスレジスタ	SRO'	SR I'	SRO'
	ンサSEQ3 ドレス	A 0	Al	A 2
分岐	K 1	0 (a>0) 1 (a≤0)	1 (c < 0) 1 (c ≤ 0)	1 (b < 0) 1 (b < 0)
条件	КЗ	1 (a<0)	0 (c>0)	1 (Ъ≦О)
	K 4	1 (a < 0)	0 (c > 0)	0 (6 > 0)

【図 2 7 】 DRAMを開催するときのタイミングテャート

